zabika.ru 1 2 ... 6 7

Федеральное агентство по образованию


Государственное образовательное учреждение

Высшего профессионального образования

Тульский государственный университет

Кафедра электронных вычислительных машин

«Организация ЭВМ»

Контрольно курсовая работа

«Проектирование вычислительной системы»


Выполнил:

ст.гр. 250251 Никифоров А.В.







Проверил:

Лебеденко Ю.И.

Тула 2009

Содержание

Введение 4

Задание на проектирование 5

Состав МП комплекта (МПК) К1810 6

Структура разрабатываемой вычислительной системы. 28

Структура работы алгоритма схемы УВ. 29

Расчет времени выполнения программы 32

Определение параметров подсистемы памяти. 37

Заключение 41

Список литературы 42

Приложение № 1. Листинг программы 43


Введение


Данная контрольно-курсовая работа выполняется с целью закрепления знаний по курсу «Организация ЭВМ и систем» и получения практических навыков самостоятельного проектирования элементарных вычислительных систем.

Задачами курсовой работы являются:

Получения практических навыков самостоятельного проектирования элементарных вычислительных систем;

Практическое овладение методикой проектирования вычислительной системы на основе современной элементной базы, технических средств вычислительной техники, на основе теории организации ЭВМ и систем;

Оценка параметров разрабатываемой системы и применения мер по повышению ее качества.

Задание на проектирование


В данной контрольно-курсовой работе разрабатывается вычислительная система, предназначенная для реализации заданного алгоритма обработки входных цифровых данных построенная на базе процессора x86 (К1810) в минимальном режиме. Исходными данными данной работы являются следующие выражения:

Элементная база блока цифровой обработки:

Система на базе процессора x86 (К1810) в минимальном режиме;

Вид функции, выполняемой блоком цифровой обработки:

Квадратный корень суммы квадратов N последовательно принятых значений, где N =2:



Тип синхронизации при обмене данными:

С синхронизацией от таймера (по расчётному времени выполнения программы)

Тип стандартного интерфейса для связи УВ и ПЭВМ:

Параллельный порт.

Состав МП комплекта (МПК) К1810


МПК серии К1810 является дальнейшим архитектурно и программно совместимым с К580 развитием МПК БИС серии К580; имеет следующие отличия:

- расширена разрядность шины данных до 16;

- расширена разрядность шины адреса до 20 и таким образом обеспечена возможность адресации памяти до 1 Мбайта;

- имеется возможность конвейерного выполнения некоторых операций, а также уменьшена задержка в логических элементах, за счет чего увеличена тактовая частота до 5-8 МГц;

- расширен набор команд; имеются аппаратные и программные средства работы в мультипрограммном режиме.

Все микросхемы, входящие в состав МПК К1810, можно разделить на три группы:

- процессорные БИС, производящие обработку данных и выполнение программы;

- непрограммируемые вспомогательные ИС, обеспечивающие формирование и преобразование сигналов;

- программируемые интерфейсные ИС.

МП К1810 ВМ86 представляет собой однокристальный 16-разрядный МП, синхронизируется однофазными импульсами с частотой 5 MГц от внешнего тактового генератора. Основные операции обработки данных (сложение, вычитание, логические операции) типа регистр-регистр выполняются за три такта машинного времени. MП содержит 14 16-разрядных регистров. Магистраль адреса имеет 20 линий и позволяет адресовать 1 Мбайт памяти. Пространство памяти делится на сегменты по 64 Кбайт, что обеспечивает удобный механизм вычисления физических адресов. Для сокращения необходимого числа выводов БИС младшие 16 адресных линий мультиплексированы с линиями данных. Четыре старших линии адреса мультиплексированы с линиями состояния. Максимальное числе устройств ввода-вывода составляет 65535.


В БИС К1810ВМ86 реализована многоуровневая система прерываний по вектору с числом векторов до 256. Предусмотрена также реализация прямого доступа к памяти, при котором МП прекращает работу и переводит в третье состояние шины адреса, данных и управления. Число способов адресации памяти - 24, число команд - 135.

Состав МПК К1810 приведен в таблице:


Тип БИС

Группа

Назначение

К1810 ВМ86

К1810 ВМ88

К1810 ВМ89

К1810 ВК56

Процессорные БИС

Центральный процессор

Арифметический сопроцессор

Процессор ввода-вывода

Многофункциональный контроллер МП

К1810 ГФ84

К1810 ВТ03

Непрограммируемые

Генератор тактовых сигналов

Контроллер динамического ОЗУ

К1810 ВГ88

К1810 ВБ89

К1810 ВИ54

К1810 ВТ37

К1810 ВН89

Интерфейсные ИС

Контроллер магистрали

Арбитр магистрали

Интервальный таймер

Контроллер ПДП

Программируемый контроллер прерываний

КР580ВВ55А




Пограммируемое устройство ввода/вывода параллельной информации

Микросхема К1810ВБ87 представляет собой однокристальный 80-битовый арифметический сопроцессор (АСП). АСП повышает быстродействие в среднем в 100 раз при выполнении операций с многоразрядными целыми и вещественными числами. Может быть использован только с ЦП, так как в нем отсутствует механизм выборки команд.


Микросхема К1810ВМ89 представляет собой 20 битовый процессор ввода-вывода (ПВВ). ПВВ повышает производительность МПС за счет освобождения ЦП от управления вводом-выводом массивов данных и осуществления высокоскоростных пересылок с прямым доступом к памяти.

КР1810ГФ24 представляет собой генератор тактовых импульсов, который предназначен для управления ЦП и периферийными устройствами.

Контроллер динамической памяти К1810ВТ02 (К18108Т03) используется в качестве устройств управления ОЗУ МПС на базе МПК К580, К1810, К1821. Формирует все необходимые сигналы управления записью, чтением и регенерацией ОЗУ, выполненного на элементах памяти серии К565.

Контроллер магистрали (КМ) К1810ВГ89 используется для формирования управляющих сигналов магистрали. КМ управляет обменом данных между локальной магистралью процессора и системной шиной, а также между локальной и резидентной магистралью или магистралью ввода-вывода, КМ осуществляет управление ШФ, регистрами-фиксаторами адреса, устройствами ввода-вывода и памятью. КМ формирует сигналы управления на основе информации, получаемой при декодировании линий статуса МП.

Арбитр магистрали К1810ВБ89 используется для организации процессорных модулей в многопроцессорной системе. Он решает задачи обеспечения доступа к магистрали связанного с ним процессора в соответствии с его приоритетом и синхронизацию временных диаграмм доступа процессоров к общей магистрали.

Программируемый интервальный таймер К1810ВИ54 предназначен ля генерации сигнала с программируемой частотой программно управляемых временных задержек.

Контроллер прямого доступа к памяти (КПДП) используется в составе МПС на базе МПК К580, К1810, К1821 для реализации прямого доступа к памяти по четырем независимым каналам с положительным или отрицательным приращением адреса со скоростью до 1, 6 Мбайт/с.

Микросхема К1810БН59А - программируемый контроллер прерываний с многоуровневыми приоритетами. Один контроллер обслуживает до восьми запросов, причем при каскадном соединении число запросов может быть увеличено до 64.

Расположение выводов МП приведено на рисунке:

r01

В таблице приведено функциональное назначение сигналов, в минимальном и максимальном режимах работы.


следующая страница >>