zabika.ru 1 2 ... 5 6



    Классификация элементов вычислительных средств.

    Элементы вычислительных средств можно классифицировать по:

    а) функциональному назначению;

    б) типу сигналов;

    в) типу питания;

    г) конструкции.

    По функциональному назначению элементы ВС можно разделить на: логические элементы, элементы памяти, специальные схемы.

    Логические элементы преобразуют логическую информацию (это схемы И, НЕ, ИЛИ-НЕ...). Логические схемы в свою очередь делятся на последовательные и комбинационные. В комбинационной схеме (КС) выходной сигнал зависит только от входных сигналов. В последовательной схеме (ПС) выходное состояние зависит как от входных сигналов, так и от предыдущего состояния.

    Работу КС можно описать следующим уравнением:

    Y = f(x1, x2, … xN).

    Соответственно, работа ПС опишется следующим уравнением:

    Yi = f(x1, x2, … xN, Yi-1).

    К элементам памяти относятся, например, триггеры. Элементы памяти можно разделить на активные и пассивные. ОЗУ относится к активным элементам памяти, ПЗУ – к пассивным. Носители информации, к примеру, дискета, тоже относятся к пассивным элементам.

    Вспомогательные элементы – это те элементы, которые не преобразуют логическое значение входных сигналов, но усиливают их по мощности или по длительности, либо вырабатывают постоянный по уровню и длительности сигнал.

    Если элемент работает в положительной логике, то логическая «1» кодируется высоким уровнем напряжения, логический «0» - низким. В отрицательной логике – наоборот.

    По типу сигналов элементы можно разделить на импульсные, потенциальные, импульсно-потенциальные. В современной вычислительной технике импульсные элементы уже практически не используются.

    По типу питания элементы разделяют на статические и динамические (т.е. те, которые зависят от источника питания).


    По конструкции элементы делят на:

    - дискретные – изготовлены способом дискретной технологии (собраны из отдельных деталей, изготовленных как отдельные изделия, независимо друг от друга);

    - интегральные – выполнены по интегральной технологии. Сюда относятся интегральные схемы (ИС), большие интегральные схемы (БИС), сверх- и ультрабольшие интегральные схемы (СБИС и УБИС).

    Диоды и транзисторы как элементы логических схем.





    Диод – это нелинейный элемент, который пропускает ток только в одном направлении. Чтобы открыть диод, необходимо подать на него прямое напряжение (на точку А – 4,6 В, на точку В – 4 В). Открытый диод имеет сопротивление → 0.



    Режимы работы:

    - отсечки (транзистор закрыт);

    - активный (усиление входного сигнала);

    - насыщения (максимально открыт).

    Биполярные транзисторы управляются током. Управление осуществляется через базу транзистора. Если тока нет, то сопротивление между эмиттером и коллектором транзистора стремится к бесконечности. При подаче тока оно начинает уменьшаться. В активном режиме ток на эмиттере и коллекторе транзистора усиливается:

    IK = β * IБ,

    IЭ = IБ * (β +1),

    где IK – ток коллектора транзистора, IЭ – ток эмиттера транзистора, IБ – ток базы транзистора,

    β – коэффициент усиления транзистора по току.

    В режиме насыщения ток коллектора можно найти по формуле:

    IK = β/S * IБ,

    где S – коэффициент насыщения.

    В режиме отсечки ток на базе (а значит и на коллекторе, и на эмиттере) отсутствует.


    В режиме насыщения ток на коллекторе и эмиттере резко уменьшается. Изменение тока на базе не приводит к значительному изменению токов коллектора и эмиттера. Сопротивление между коллектором и эмиттером минимальное, транзистор открыт максимально.

    Транзисторный ключ-инвертор.



    Выходное напряжение (UВЫХ) при закрытом транзисторе определяется по формуле:

    UВЫХ = E /(RК+RH)*RH.

    Если сопротивление нагрузки RH отсутствует, то UВЫХ≈E.



    Напряжение UКЭн обусловлено переходом коллектор-эмиттер в режиме насыщения.

    Если эмиттер не заземлён, то

    UБ=UЭ+UБЭ.

    Если же заземлён, то

    UБ=UБЭ.

    Для коллектора в первом и втором случаях:

    UК=UЭ+UКЭ,

    UК=UКЭ.



    Когда транзистор включен, в базу нагнетаются носители. Возникает ток базы рассасывания (обратный ток).



    Если транзистор закрыт, то на выходе будет напряжение, близкое к напряжению источника питания. Если открыт – напряжение будет близко к нулю.


    Запирающие помехи названы так, потому что помеха может закрыть схему, когда требуется ее открытие. По этим же причинам названы и отпирающие помехи.


    Запретная зона определяет помехоустойчивость схемы. Чем она шире, тем выше помехоустойчивость. Однако с возрастанием ширины запретной зоны возрастает время переключения схемы.

    Характеристики схем.



    Схема характеризуется входным и выходным напряжением, входным и выходным токами и

    временными параметрами.



    Время перехода из «1» в «0» t10п определяется по выходному сигналу, причем для замера выбираются точки 0.1 и 0.9 амплитуды, т.к. на верхнем и нижнем плато (ровная часть сигнала) могут наблюдаться затухающие колебания.

    tзп – время задержки перехода.

    tзпр – время задержки перехода распостранения. Определяется по половине амплитуды.

    Транзисторные схемы с общими нагрузками.

    Нагрузочная способность для схем определяется допустимыми уровнями напряжения и тока.

    Схемы могут иметь параллельное соединение с общей коллекторной нагрузкой, последовательное соединение с общей коллекторной нагрузкой, параллельное и последовательное соединения с общей эмиттерной нагрузкой.

    Рассмотрим параллельное соединение с общей коллекторной нагрузкой.



    Функция схемы определяется при условии, что на выходе установлен уровень логической единицы.

    На выходе этой схемы будет высокий уровень при условии, что Т1 и Т2 закрыты. Если хотя бы один из транзисторов открыт, то на выходе устанавливается низкий уровень, который определяется напряжением UКЭн открытого транзистора.

    Чтобы на выходе был высокий уровень, надо закрыть оба транзистора, т.е. подать на оба входа низкие уровни.


    Для отрицательной логики нужно открыть хотя бы один транзистор, чтобы на выходе был низкий уровень (логическая «1»). Поэтому хотя бы на один вход нужно подать высокий уровень, которым в отрицательной логике кодируется «0».

    ,

    Теперь рассмотрим последовательное соединение с общей коллекторной нагрузкой.



    ,

    Для высокого уровня на выходе хотя бы один транзистор должен быть закрыт (цепь между точкой а и землей разорвана).

    Параллельное соединение с общей эмиттерной нагрузкой.



    Здесь должен быть открыть хотя бы один транзистор.

    ,

    Последовательное соединение с общей эмиттерной нагрузкой.



    Здесь должны быть открыты оба.

    ,

    Виды связей потенциальных схем.



  1. Простая гальваническая связь. Эта связь обеспечивается с помощью проводника.

  2. Резисторная связь. Обеспечивает регулировку тока в цепи.
  3. Диодная связь. Обеспечивает развязку в одном направлении.


  4. Резисторно-емкостная. Для форсирования транзисторных схем.

    Все вышеперечисленные связи являются пассивными.

    Существуют также активные транзисторные связи: инверторы, переключатели тока, эмиттерные повторители и др.

    Нелинейная обратная связь в схеме транзисторного ключа.



    При наличии НОС транзистор не может зайти в режим насыщения. НОС модернизирует схему транзисторного ключа. Как только напряжение открывает диод, ток разделяется и идет как на коллектор, так и на эмиттер. Если D1 и D2 одинаковы, то UK=UЭ=UБЭ (теоретическая граница насыщения).

    Назначение элементов в схеме:

    R1 – ограничивает ток в цепи базы транзистора;

    R2 – резистор смещения, обеспечивает надежное выключение схемы при подаче на вход низкого уровня;

    D1 – обеспечивает гальваническую развязку цепи;

    D2 – обеспечивает нелинейную обратную связь;

    R3 – ограничивает ток в коллекторной цепи транзистора.

    D2 находится под напряжением U1-U2. До момента, пока напряжение в точке 2 превышает напряжение в точке 1, диод закрыт. По мере открытия транзистора напряжение в точке 2 уменьшается. Это приводит к постепенному открытию диода D2. НОС снижает коэффициент усиления тока β, поэтому дальнейшее увеличение тока на R1 не переводит транзистор в режим насыщения.

    U1=UБЭ+UD1 прямое

    U2=U1-UD2 прямое

    При подаче запирающего сигнала сначала отключается диод D2, а затем изменяется коллекторное напряжение. При закрытом транзисторе нелинейная обратная связь разорвана. Т.к. наличие НОС исключает избыточное накопление зарядов в базе, то при закрытии транзистора наблюдается минимальное рассасывание, что позволяет повысить быстродействие переключающего каскада.


    Транзисторный ключ с форсирующей емкостью на входе.








,

    Форсирующая емкость на входе позволяет увеличить ток на базе транзистора в первый момент времени. Наличие такой емкости приводит к повышению быстродействия переключательного каскада, но при этом необходимо учитывать величины токов I1 и I3.

    Фиксация выходного высокого уровня при заданной нагрузке.



    Dф – диод фиксации

    0 ≤ N ≤ Nmax

    U1вых ≥ U1вых min

    RH1=RH2=…=RHN

    Пусть N=10.

    Rэ = 130 Ом => RHi=1300 Ом.

    Еоп=U1вых-UDпр

    Фиксирующая цепь позволяет поддерживать выходное напряжение высокого уровня в заданном диапазоне при условии, что нагрузка не превышает Nmax. Количество нагрузки определяется выходным током I1вых.

    При отсутствии нагрузки весь выходной ток поступает на опорный источник. По мере увеличения нагрузки он делится между цепью фиксации и нагрузкой. Если нагрузка превышается, то выходной уровень логической “1” снижается, фиксирующая цепь при этом отключается. Выходной уровень определяется делителем R3 и Rэкв.

    При открытом транзисторе цепь фиксации не используется.


    Базовая схема ДТЛ(диодно-транзисторной логики).



    R1, D1, D2 - входной блок, реализующий функцию «И».

    D3, D4 – диоды смещения.

    На основе транзистора Т реализуется инверсия. Т.е. вся схема реализует функцию «И-НЕ».

    Uвх=L=Uкэн Т’ = > Ua = Uкэн Т’ + UD1пр

    где T’ – схема на входе.

    Если Uвх1=Uвх2=Н, то транзистор закрыт, на выходе высокий уровень.

    Если Х1 и Х2 – высокие, то D1 и D2 закрыты.

    Ua=UD3+UD4+UБЭТ

    Транзистор при этом открыт, на выходе низкий уровень. Uвых=L=UКЭНт

    Uвых=Н  E

    I0вых=N*IH

    IK=IR3+N*IH

    Основные транзисторные схемы.



  1. Инвертор.

  2. Эмиттерный повторитель.



    Ua=Ub+UБЭ

    UБ=UЭ+UБЭ

  1. Переключатель тока (схема дифференциального усилителя).



    Особенность: чтобы схема работала надежно, необходимо с большой точностью выбирать элементы:

    R1=R2

    Они должны быть строго симметричны, т.е. транзисторы должны быть не только одного типа, но и иметь одинаковый разброс параметров.

    Транзисторы в данной схеме работают в активном режиме. Переключение происходит достаточно быстро, но возрастают аппаратные затраты (например, требуется UОП).


    Если на входах напряжение меньше Uоп, то ток протекает по цепи Е-R2-T2-RЭ. По мере увеличения входного напряжения ток перераспределяется между ветвями Т1 и Т2. Если входное напряжение превышает UОП, то большая часть тока уходит через Т1.

    Инвертор с управляющим транзистором на входе.



    Т1 может находится в 2 режимах: прямом или инверсном. Если на вход подается низкий уровень (переключатель S в точке b), то переход база-эмиттер транзистора смещен в прямом направлении, база-коллектор – в обратном. При этом ток идет по цепи E-R1-БЭТ1-Земля. На базу Т2 (переключающего транзистора) ток не поступает, поэтому Т2 закрыт, на выходе высокий уровень, который определяется делителем R3-RH, причем RH должно быть значительно больше R3. В этом случае выходной уровень приближается к Е. Если переключатель S переходит в точку а, то на вход подается высокий уровень, переход база-эмиттер имеет обратное смещение и ток через R1, базу-коллектор Т1 поступает на базу T2. Т1 имеет инверсное включение.

    Коэффициент усиления для инверсно включённого транзистора Т1 близок к 1. Т2 в этом режиме открыт, и на выходе устанавливается низкий уровень, который равен напряжению UКЭТ2 и обуславливается степенью насыщения транзистора.

    Сложный инвертор.



    Принцип работы:

    Т1 – повторяет входной сигнал.

    R2, T2, R3 – расщепитель фаз. В точке с сигнал, поступающий на базу Т2, инвертируется, в точке d – повторяется со смещением на переход база-эмиттер.

    Ud = UБТ2 – UБЭТ2


    R4, T3, D, T4 – парафазный усилитель, который не меняет логический смысл сигнала инвертора, но обеспечивает увеличение нагрузочной способности. При подаче на вход Х низкого уровня Т1 имеет прямое включение, на базу Т2 ток не поступает, через R2 ток подается на базу Т3, при этом открываются Т3 и диод, на выходе устанавливается высокий уровень.

    U1ВЫХ = E – UR4 – UКЭТ3 – UDпр.

    Если на входе высокий уровень, то ток через R1 и Т1, включенный в инверсном режиме, поступает на базу Т2. Поскольку T2 открыт, то открыт и T4. В точке с устанавливается уровень, который не позволяет открыться транзистору Т3 и диоду. На выходе схемы устанавливается низкий уровень:

    U0ВЫХ = UКЭТ4.

    Отсутствие в схеме нагрузки для Т4 (если транзистор открыт) обеспечивает повышенную нагрузку, если UВЫХ = U0ВЫХ. Повышение нагрузочной способности, когда на выходе высокий уровень, обеспечивается за счет эмиттерного повторителя, выполненного на базе Т3, или более мощного повторителя, выполненного в виде составного транзистора Т3, Т3. Коэффициент усиления тока составного транзистора:

    β = βT3T’3.

    На основе данного инвертора реализуются базовые схемы ТТЛ. Для этого входной блок реализуется на базе МЭТ (многоэмиттерных транзисторов).

    Принцип работы схемы аналогичен работе сложного инвертора. Для обеспечения высокого уровня на выходе необходимо подать хотя бы один низкий уровень на вход, при этом Т1 в прямом включении. При подаче на все эмиттеры входного транзистора «1» на выходе устанавливается «0».

    Расширение функциональных возможностей схем ТТЛ.






    Схемы с открытым коллектором.



    Особенность схемы: на выходе открытый (без нагрузки) коллектор. Чтобы схема работала, его надо подключить к источнику питания.

    Схема с открытым коллектором имеет более мощный выход и используется для подключения внешних нагрузок. В качестве нагрузок могут быть использованы лампочки, светодиоды, реле и другие элементы, причем на некоторые нагрузки, в зависимости от типа схем, может подаваться напряжение 15 или 30 В. Соединение выходов схем позволяет организовать управление нагрузкой несколькими сигналами.



    Монтажная функция на выходе представляет собой монтажное «И» для выходных сигналов, или же монтажное «ИЛИ» для входных сигналов.

    Схемы с тремя состояниями.



    На выходе схем может быть 3 состояния: состояние логической «1», логического «0» и третье состояние – высокоимпедансное. Оно характеризуется тем, что выходные транзисторы в парафазном усилителе находятся в режиме отсечки. Это состояние обеспечивается при подаче на вход ЕО высокого уровня. Входные сигналы Х1 и Х2 для выходного уровня значения не имеют.

    Рассмотрим работу схемы:

  1. на выходе у нас высокий уровень, при этом Т3 и D открыты, Т2 и Т4 закрыты. Ток через R2 поступает на базу Т3. Чтобы перевести схему в 3-е состояние, на вход ЕО подаем высокий уровень. В точке а устанавливается низкий уровень, который определяется UКЭн выходного транзистора-инвертора. При этом ток на базу Т3 поступать не будет. Он через R2 уходит на коллектор выходного транзистора-инвертора DD1. На выходе схемы устанавливается третье состояние, т.к. Т3 и Т4 закрыты.


  2. рассмотрим случай, когда на выходе низкий уровень. При этом Т3 и диод закрыты, Т2 и Т4 – открыты. Выходной уровень равен UКЭнТ4. Чтобы переключить схему в третье состояние, на вход ЕО подаем высокий уровень. В точке а устанавливается низкий уровень, через R2 ток уходит на инвертор DD1 и на базу и коллектор Т2 ток не поступает. Т2 и Т4 переходят в режим отсечки. На выходе устанавливается третье состояние.



    Схема с расширением по выходу.



    Наличие связи между точками а1 и а2, b1 и b2 обеспечивает равномерное распределение тока между схемами и равномерную нагрузку по выходам. На выходах схемы устанавливается низкий уровень, если на пару входов Х1 Х2 или Х3 Х4 подаются высокие уровни.

    Рассмотрим случай, когда Х1=Х2=H (высокий уровень). В этом случае Т1 имеет инверсное включение, ток через R1 и Т1 поступает на базу Т2, а в точке b1 усиленный ток транзистора Т2 разделяется на 2 базовых тока IБТ4 и IБТ6. Этот ток обеспечивает переход в режим насыщения Т4 и Т6. На выходах устанавливается уровень логического «0». Аналогично схема работает, если Х3 и Х4 высокие. Если на одном из входов Х1 Х2 установлен низкий уровень, и хотя бы на одном из входов Х3,Х4 тоже низкий, то Т1 и Т8 имеют прямое включение, Т2, Т7, Т4, Т6 закрыты. В точках а1 и а2 высокий уровень, Т3, Т5, D1, D2 открыты. На выходах высокий уровень.

    ТТЛ-схема с разрешением по входу.


    Входные сигналы проходят только в том случае, если на входе ЕI высокий уровень.

    Переходные процессы на выходе ТТЛ-схем с парафазным усилителем.



    На выходе микросхемы типа ТТЛ возникает короткий момент времени при изменении состояния схемы, когда оба транзистора выходного каскада открыты. В этот момент времени от линии питания до линии земля проходит импульс тока, создавая короткий отрицательный импульс на шине питания и положительный на шине земля. Длительность такого сигнала – от 5 до 20 нс. Импульс тока может достигать 100 мА. Если последующие схемы имеют входы, соединенные с шинами питания или земли, то может произойти ложное срабатывание схемы ИС2, которая выработает полноценный сигнал для управления схемой ИС3. Чтобы устранить помехи подобного рода, необходимо увеличить количество шин земля и питание, а также установить развязывающие конденсаторы между этими шинами вблизи каждой микросхемы. Если схемы не триггерного типа, то можно устанавливать 1 конденсатор на несколько схем. Емкость такого конденсатор – 0.05 – 0.1 мкФ. Кроме того, существуют шины, которые обладают погонной емкостью. При использовании таких шин развязывающие конденсаторы не устанавливаются.

    Схемы ТТЛШ (транзисторно-транзисторная логика с диодами Шотки).



    В диодах Шотки прямое напряжение не 0.6 В и выше, как в обычных диодах, а 0.2 – 0.3 В.

    Назначение элементов в данной схеме аналогично схеме сложного инвертора для схем ТТЛ. Диоды на входе защищают входы от пробоев.

    R3, R4, T6 образуют источник тока, который уменьшает время переключения выходного транзистора Т5 и обеспечивает выходной уровень логического «0».

    Замена входного транзисторного блока на диодную матрицу (во входном блоке 2) позволяет повысить скорость переключения схемы, т.к. диоды не накапливают избыточные заряды.


    Интегрально-инжекционная логика (ИИЛ, И2Л, 2ИЛ).

    Эта технология возникла, когда выяснилось, что ТТЛ не всегда хорошо работает (при параллельном подключении возникает перехват тока).



    У транзисторов есть общие области.

    Отдельно взятый логический элемент ТЛНС достаточно хорошо реализует логические функции. Проблемы возникают при параллельном соединении элементов такого типа, т.к. напряжение переходов БЭ на шине нагрузки определяется нагрузочным транзистором с наиболее «крутой» вольт-амперной характеристикой. Величины токов, поступающих на базы нагрузочных транзисторов могут отличаться в 10 и более раз. Явление неравномерного распределения тока между нагрузочными транзисторами при параллельном соединении называется перехватом тока. Перехват приводит к тому, что некоторые транзисторы не переходят в режим насыщения и в точках а и b могут устанавливаться различные низкие уровни. Для устранения этого явления был осуществлен переход к элементам ИИЛ. Перехват был исключен за счет использования многоколлекторного транзистора. В первых элементах управление транзистором осуществлялось через резистор R, который ограничивал ток, поступающий на базу. Потом резистор заменили на инжектор-транзистор типа p-n-p Т1 (т.к. он занимает меньше места на кристалле). Данная схема является базовой для элементов ИИЛ. Особенностью данного элемента является то, что инжектор и нагрузочный транзистор имеют общие области. Такое включение элементов позволяет снизить значение источника питания до 1.5 В. Выходной уровень логического «0» определяется напряжением КЭ открытого транзистора Т2. Выходной высокий уровень задается переходом БЭ последующего каскада.

    Принцип работы: если на входе низкий уровень, то ток, который постоянно проходит через ЭК Т1, поступает на вход Х и является током I0ВХ. Если на входе высокий уровень (Т’2 закрыт), то ток с точки а поступает на базу Т2. Т2 открывается, и на выходе устанавливается низкий логический уровень.


    U0ВЫХ = UКЭн Т2

    Функциональные разновидности элементов ИИЛ.



    Схема с одним инжектором. Многоколлекторный инжектор.



    В интегральных схемах очень часто используется многоколлекторный инжектор. Принцип работы данной схемы аналогичен ранее рассмотренной схеме, которая реализует функцию 2ИЛИ / 2ИЛИ-НЕ с отдельными инжекторами.

    Через инжектор Т2 постоянно протекает ток. В точках а, b и с его направление определяется уровнями Х1 и Х2 (для т.а и т.b) и состояниями Т1 и Т3 для точки с. Если хотя бы один из этих транзисторов окрыт, то в точке с низкий уровень, равный UКЭ(Т1 V Т3). При этом Т4 закрыт и на Y2 устанавливается высокий уровень, который будет равен напряжению БЭ последующего каскада.

    Элементы эмиттерно-соединенной логики.

    Элементы ЭСЛ строятся на базе ПТ (переключателей тока) и являются наиболее быстродействующими.

    Для того, чтобы элемент имел высокое быстродействие, необходимо:


  1. Чтобы транзисторы работали в активном режиме, не заходили в насыщение;

  2. Чтобы логический размах между сигналами был минимальным;

  3. Чтобы управляющие токи обеспечивали минимальное время переключения элементов.

    Переключатель тока:



    Имеет 3 режима работы:

  1. Т1 закрыт, Т2 открыт

    UВХ < Ua + UБЭТ1 Uвх < Uоп


    Ua = UОП – UБЭТ2

    Ub ≈ E

    Ub = Ua + UКЭT2 = E – URK2

    2) T1 и Т2 – открыты.

    UВХ = UОП

    (i = 1,2)

    3) T1 открыт, Т2 закрыт.

    Ua = UВХ – UБЭТ1 = E – UR’k – UБЭТ1

    Ua = E – URk1 - UКЭТ1

    URk1 >> UR’k

    UКЭТ1 < UБЭТ1 (транзистор в режиме насыщения)

    На входах и подключаются эмиттерные повторители (чтобы транзистор не заходил в режим насыщения), которые обеспечивают сдвиг выходных напряжений.

    Y=U1ВЫХ = E – URk – UБЭп ≈ E - UБЭп

    После подключения еще одного эмиттерного повторителя:

    U0ВЫХ = E – URk – UБЭПТ’’ – UБЭТ1 + UКЭТ1 – UБЭП.

    UКЭ = UБЭ – теоретическая граница насыщения.

    U0ВЫХ = E – 2*UБЭП

    Одноуровневый базовый элемент схемы ЭСЛ.

    Эмиттерный повторитель на выходе схемы обеспечивает согласование уровней между схемами за счет сдвига выходного сигнала на напряжение перехода UБЭП. Это приводит к тому, что транзисторы в схеме переключателя тока не заходят в режим насыщения. Кроме того, уменьшается размах логических уровней. Т.к. выходной сигнал снимается с открытого эмиттера, то управляющие токи в этих схемах обеспечивают быстрое переключение.




    ,

    Питание – (-5.2В) => большая помехоустойчивость.

    U1= -0.9 В

    U0= -1.7 В

    В источнике опорного напряжения резисторы R7 и R8 образуют делитель напряжения, диоды D1 и D2 представляют собой цепочку температурной компенсации. Т4 – эмиттерный повторитель, который обеспечивает усиленный управляющий ток на базу Т3. Резисторы R1 и R2 предназначены для надежного закрытия транзисторов Т1 и Т2. Эмиттеры Т5 и Т6 в данной схеме постоянно открыты. Резисторы R3 и R5 выбираются с учетом обеспечения необходимого тока для выходных транзисторов Т5 и Т6.

    Если транзисторы Т1 и Т2 закрыты, то на выходе Y1 устанавливается высокий уровень, который определяется UR3 и UБЭТ5. На R3 в данной схеме подается 0.1 В. UБЭТ5 и UБЭТ6 составляет 0.8 В. Поэтому U1ВЫХ = -0.9 В, U0ВЫХ = -1.7 В.

    Если Т1 или Т2 открыты, то ток, проходящий через R3 определяет падение напряжения на R3, равное 0.9 В. Соответственно, выходной уровень логического «0» будет составлять падение напряжений 0.9 на R3 + UБЭП.

    Работа базового элемента: увеличение числа входов ПТ достигается подключением дополнительных входных транзисторов параллельно Т2 к точкам 1 и 2. ПТ предназначен для получения первой ступени логических функций, для усиления входных сигналов по мощности и для формирования парафазных (прямого и инверсного) выходных сигналов (в т. 1 – прямой, в т.2 – инверсный). Выходные ЭП, реализованные на Т5 и Т6, служат для формирования второй ступени логики (она формируется за счет подключения открытых элементов на общую нагрузку, при этом получается монтажная функция «И»). Кроме этого ЭП усиливают выходные сигналы по мощности, смещают уровни переключателя тока (в т.1 и т.3) и обеспечивают тем самым совместимость элементов ЭСЛ по входу и по выходу.


    ИОН предназначен для обеспечения опорного напряжения, относительно которого происходит переключение ПТ.

    Если UВХ>UОП, то транзисторы открываются, иначе входной транзистор закрыт.

    В многоуровневых ЭСЛ один ИОН, как правило, задает опорное напряжение для нескольких уровней. При подаче низкого уровня на входы элементов (на Х1 и Х2, U = - 1.7 В), Т1 и Т2 закрыты, Т3 – открыт, т.к. напряжение на его базе выше, чем напряжение на базах входных транзисторов (опорное напряжение равно -1.3 В). При таком UОП и падении напряжения на эмиттерном переходе T3 0.75 В напряжение в точке 2 составит -2.05 В. Падение напряжения на эмиттерных переходах Т1 и Т2 равно 0.35 В. При таком напряжении кремниевые транзисторы закрыты. Электрический ток, значение которого задается R5 и R4, протекает через Т3, создает падение напряжения на R5. Некоторые дополнительные падения напряжений на R3 и R5 получаются за счет базовых токов Т5 и Т6, которые всегда открыты. Соотношение сопротивлений R5 и R4 выбирается таким образом, чтобы с учетом базового тока Т6 в узле 3 сформировалось напряжение -0.9 В при открытом Т3. Транзисторы ЭП (Т5 и Т6) постоянно работают в активном режиме и падение напряжения БЭ у них равно 0.8 В. Поэтому выходное напряжение на Y2 равно -1.7 В. В узле 1 под действием базового тока Т5, протекающего через R3, создается напряжение -0.1 В. Учитывая напряжение БЭ Т5 на выходе Y1 имеем уровень

    -0.9 В. При подаче хотя бы на один вход высокого уровня (-0.9 В) открывается входной транзистор и весь ток протекает по цепи: R3, КЭ открытого транзистора (или двух), R4. При этом в точке 2 устанавливается напряжение -1.65 В. Перепад БЭ Т3 = 0.35 В. Тогда в точке 1 уровень равен -0.9 В. В точке 3 – (- 0.1 В). На выходе Y1 устанавливается напряжение -1.7 В, на Y2 – (-0.9 В).


    Функция элемента: 2ИЛИ / 2ИЛИ-НЕ

    Достоинства схем ЭСЛ.

    Использование ПТ в качестве основы для данной технологии, а также ЭП обеспечивает:


  1. самое высокое быстродействие среди полупроводниковых схем на основе кремния;

  2. расширение логических возможностей за счет двух выходов и возможности организации монтажных функций;

  3. постоянство тока, потребляемого от источника, и отсутствие бросков тока при переключении схемы;

  4. большую нагрузочную способность (за счет ЭП) и возможность стабильной работы на длинные линии;

  5. стабильность динамических параметров в заданном температурном диапазоне (за счет наличия термокомпенсирующей цепи);

  6. постоянную мощность потребления.



    Двухуровневая схема ЭСЛ.



следующая страница >>